



TRAITEMENT DU SIGNAL AVEC LE DSP BLACKFIN

PROGRAMME DE FORMATION

Avec les DSP de la gamme Blackfin, trouvez une solution tant à vos besoins en traitement du signal (double ALU 16 / 32 bits, jusqu'à 2400 MMAC) qu'en connectivité (ADC audio et ADC rapides, Vidéo, USB, Ethernet, etc.).

Objectifs : Apprendre à exploiter au mieux les DSP Blackfin pour implémenter les fonctions de traitement du signal

Public concerné : Ingénieurs en traitement du signal ou informatique embarquée

Prérequis : Langage C, notions de traitement du signal (filtrage, transformée de Fourier)

Durée : Deux jours

Matériel nécessaire pour suivre la formation : PC portable avec Visual DSP 5.0 ou Cross Core Embedded Studio (CCES) installé

Inscription et demande d'informations :

<http://www.tsdconseil.fr/formations/formulaire>

Informations pratiques, tarifs :

<http://www.tsdconseil.fr/formations/infos>

JOUR 1 (9h - 12h00)
I - ARCHITECTURE GÉNÉRALE

Architecture DSC : Fonctions DSP, fonctions de de contrôle

Architecture du cœur : Registres, ALU, adressage, séquenceur, pipeline

Architecture mémoire : Niveau mémoires (L1, L2, L3), plan d'adresse, placement explicite des données / code,

Mémoire cache : Principe de fonctionnement (associatif par jeux à m lignes), cache instruction, cache données, gestion de la cohérence du cache (accès DMA), options (taille des banques, modes *write-back* / *write-through*)

Gestionnaire d'interruptions : Vecteurs d'événements, maillage des interruptions, routine de service d'interruption (ISR), programmation des interruptions


DMA : Principes, canaux DMA, configuration à base de registres et à base descripteurs, DMA 2D, exemples d'applications

Modes d'exécutions : Mode utilisateur vs mode superviseur

Démarrage du processeur : BMODE, format du flux de démarrage, types de bloc, programme d'initialisation

Unité arithmétique et logique (ALU)

Synoptique



JOUR 1 (13h30 - 17h00)
II - TRAITEMENT DU SIGNAL AVEC LE DSP BLACKFIN

Calculs en virgule fixe : Représentations, calculs en virgule fixe et types supportés par le Blackfin

Traitement du signal avec Visual DSP Types fractionnaires et opérations prédéfinies, opérations vectorisées, fonctions statistiques, filtres RIF / RII, FFT.

Travaux pratiques : Mise en œuvre de la transformée de Hilbert à base de FFT (sur carte d'évaluation ou simulateur)

Introduction à l'assembleur Blackfin Modes d'adressage, opération arithmétiques, autres opérations, instructions spéciales (accélérateurs matériels)

Travaux pratiques : Réalisation d'un produit scalaire optimisé

Calculs en virgule fixe

Virgule fixe et représentations entières

Filtrage IIR

Spécification sous la forme d'une cascade de sections du second ordre :

Bit
Po

Traitement du signal avec Visual DSP


Exercice : Recouvrement d'enveloppe par transformée de Hilbert
Principe :

Bit
Poids

- Pour c
- 1 F
- 2 Suppression des fréquences négatives (construction du signal analytique)
- 3 Déplacement de fréquence (construction du signal bande de base)
- 4 FFT inverse

- l Ir
- l F

Partir du projet ex-hilbert fournit (projet à compléter).
Rappels : twidffttrad2_fr16, rfft_fr16, ifft_fr16



JOUR 2 (9h00 - 15h00)
III - PÉRIPHÉRIQUES ET MODES D'ÉCONOMIE D'ÉNERGIE

Entrées / sorties : SPI, SPORT (synchronous serial port), TWI (two-wire interface / I2C), UART, PPI (Parallel Peripheral Interface), GPIO

Protocoles de communications : CAN (Controller Area Network), Ethernet MAC, USB OTG

Mémoires EBIU (External Bus Interface Unit), ATAPI et SDH (Secure Digital Host)


Autres périphériques Pixel compositor, timers, ...

Gestion de la consommation Estimation de la consommation totale, moyens de réglage : horloge cœur, horloge système, tension cœur, modes d'économie (*active, sleep, deep sleep, hibernate*), registres de contrôle


Travaux pratiques : Sur carte d'évaluation BF526, récupération d'un signal audio à partir d'un port SPORT et codec SSM2603 (programmation des horloges, des interruptions, des DMA et des registres SPORT)

SPORT (Synchronous Serial Port)

Mode I2S et modes justifiés à droite / gauche



EPPi (Enhanced Parallel Peripheral Interface)
 Protocole ITU-656 - Sélection des zones à recevoir



JOUR 2 (15h15 - 17h00)
PRÉSENTATION DE LA NOUVELLE GAMME BF70X

Caractéristiques Mémoire interne, nouveau cœur Blackfin+ (MAC 32 bit / MAC complexe), consommation, déclinaisons

Périphériques spéciaux : ADC, mémoire OTP, port SPI hôte (SPIHP), compteur générique (CNT)

Accélérateurs matériels pour la cryptographie : Générateur de nombre aléatoire vrais (générateur matériel / TRNG), accélérateurs pour protocoles à clés publiques (PKA), accélérateurs DES, AES, ARC4, table de hashage (MD5, SHA, ...), génération de nombres pseudo-aléatoires